

بسمه تعالی

درخواست طرح پیشنهادی (RFP)

پژوهش، طراحی، نمونه سازی، تست و تدوین دانش فنی بلوک

UCIe ۱.۰ PHY (Die-to-Die Interface)

به همراه adapter و protocol لازم برای اتصال chiplet ها

با فناوری ۴۰ نانومتر Mixed Signal

تیر ماه ۱۴۰۵

۱- مقدمه

در سال‌های اخیر محدودیت‌های yield، reticle size و پیچیدگی طراحی به شدت افزایش یافته‌اند. در این فضا، معماری chiplet-based به عنوان یک پارادایم غالب مطرح شده است: به جای طراحی یک SoC یکپارچه (monolithic die)، سیستم به چند die کوچک‌تر (chiplet) تفکیک می‌شود که هر کدام می‌توانند در نسل فناوری بهینه خود (heterogeneous integration) ساخته شوند. این رویکرد به‌ویژه در پردازنده‌های هوش مصنوعی که نیازمند ترکیب منطق دیجیتال، حافظه پر ظرفیت (HBM)، و گاهی بلوک‌های آنالوگ I/O پیچیده هستند، مزیت تعیین‌کننده‌ای ایجاد می‌کند. شرکت‌هایی مانند AMD، Intel، و NVIDIA عملاً به این سمت مهاجرت کرده‌اند و نقشه‌راه صنعت نیز به وضوح نشان‌دهنده افزایش سهم چیپلت‌ها در نسل‌های آینده است. چیپلت‌ها مشخصاً چند مزیت کلیدی دارند:

- بهبود yield و کاهش هزینه: die‌های کوچک‌تر احتمال defect کمتری دارند؛
 - مقیاس‌پذیری معماری: امکان scale-out با افزودن chiplet‌های مشابه (tile-based design)؛
 - طراحی ماژولار و reuse: توسعه IP به صورت بلوک‌های مستقل؛
 - یکپارچه‌سازی ناهمگن (heterogeneous integration): مثلاً ترکیب logic در 5 nm با I/O در 40/28 nm
 - کاهش زمان توسعه (time-to-market) از طریق استفاده مجدد از chiplet‌های آماده؛
 - افزایش تیراژ تولید: با استفاده از یک ریز تراشه (chiplet) در چندین تراشه (chip).
- در کاربردهای AI، این مزایا مستقیماً به افزایش throughput، بهبود بهره‌وری انرژی (TOPS/W) و انعطاف‌پذیری در پیکربندی سیستم منجر می‌شوند.

گلوگاه اصلی در معماری چیپلت، die-to-die interconnect است. برخلاف interconnect‌های روی یک die، در اینجا باید با محدودیت‌های سیگنالینگ، توان، latency و تراکم پین‌ها (bump density) در سطح پکیج مقابله کرد. پروتکل‌های مختلفی برای این منظور توسعه یافته‌اند، از جمله: AIB (Advanced Interface Bus – Intel)، BoW (Bunch of Wires – OCP)، Infinity Fabric (AMD – proprietary)، NVLink (NVIDIA – proprietary)، و OpenHBI. اما این تنوع باعث fragmentation در اکوسیستم شده است. UCIE (Universal Chiplet Interconnect Express) به عنوان یک استاندارد باز صنعتی (با حمایت Intel، AMD، Arm، و TSMC) و دقیقاً برای حل این fragmentation معرفی شده است. UCIE یک stack کامل ارائه می‌دهد که شامل: Physical Layer (PHY) برای ارتباط die-to-die با چگالی بالا و Die-to-Die Adapter برای مدیریت link، و Protocol Layer با پشتیبانی از PCIe و CXL است.

مزیت کلیدی UCie این است که امکان interoperability بین vendor های مختلف را فراهم می کند؛ یعنی می توان chiplet هایی از منابع مختلف را در یک پکیج واحد ترکیب کرد؛ مشابه نقشی که PCIe در سطح برد ایفا می کند (البته نسبت به PCIe دارای latency کمتر و energy/bit کمتر و reach بسیار کوتاهتر است).

۲- هدف فراخوان

هدف این فراخوان انتخاب تیم مناسب برای طراحی، پیاده سازی، شبیه سازی، آماده سازی برای tape-out، پشتیبانی فنی حین ساخت نمونه، انجام آزمون های عملکردی و اعتبار سنجی IP core کل stack سه لایه UCie (PHY (Die-to-Die Interface)، ۱،۰ می باشد. در این طرح، علاوه بر طراحی یک PHY مطابق با استاندارد UCie، پشتیبانی از حالت UCie Streaming برای ارتباط بین چیپلت ها نیز مورد انتظار است. همچنین پیشنهاد دهندگان می توانند یک لایه سبک (adapter) برای پیاده سازی یک پروتکل ارتباطی سبک، بهینه شده برای کاربردهای هوش مصنوعی، ارائه دهند. این لایه باید وظایفی مانند بسته بندی داده (packetization)، کنترل جریان (flow control) و مدیریت خطا را با هدف کاهش تأخیر، افزایش بهره وری پهنای باند و کاهش مصرف توان انجام دهد.

اهداف اساسی که مورد انتظار است عبارتند از:

پارامتر	توضیح
UCie Standard	UCie ۱،۰ die to die short reach
Data Rates	ترجیحاً ۱۶ Gbps per lane
Number of lanes	۱۶ / ۳۲
PHY latency	هدف latency لایه PHY کمتر از (best-case) ۲ ns بوده و مقدار دقیق آن باید به صورت تحلیلی و شبیه سازی گزارش شود.
BER	هدف: $BER \geq 10^{-12}$ در شرایط channel loss تا ۱۰-۱۵ dB در فرکانس Nyquist و تحت پروفایل jitter مشخص
Energy	۰،۵ pJ/bit

۳- مدل اجرای طرح

طرح باید در فرآیند mixed signal نود فناوری ۴۰ نانومتر اجرا شود. همچنین طراحی آنالوگ باید به صورت Low-risk, PDK-compliant و بدون نیاز به IP خاص Foundry انجام شود. فایل ها و اسناد لازم شامل PDK فناوری مذکور، توسط مرکز ملی پیشران طراحی تراشه در اختیار مجری قرار خواهد گرفت و پشتیبانی های فنی و نرم افزاری از تیم مجری به عمل خواهد آمد. پس از اتمام طراحی، فایل های GDSII مربوطه توسط مرکز ملی پیشران طراحی تراشه و با حمایت برنامه ملی میکروالکترونیک، برای ساخت (Tape Out) به کارخانه تولید

کننده تراشه (Foundry) ارسال خواهد شد و مجری نیازی به تعامل شخصی با Foundry نخواهد داشت. پس از ساخت تراشه، عملیات باندینگ توسط مرکز ملی پیشران طراحی تراشه و در نهایت تست و ارزیابی آن مشترکاً توسط مجری و مرکز ملی پیشران طراحی تراشه انجام خواهد گردید.

۴- معماری پیشنهادی

۴-۱- بخش فرستنده (TX)

• Serializer / Data Path:

- پشتیبانی از serialization ratio حداقل ۱:۱۶؛
- نرخ داده per-lane در بازه ۸ تا ۱۶ GT/s (NRZ)؛
- پیاده‌سازی به صورت معماری چندمرحله‌ای (multi-stage serializer) با clocking بهینه (half-rate یا quarter-rate).

▪ TX Driver:

- ساختار تفاضلی مبتنی بر Current-Mode Logic (CML)؛
- دامنه خروجی قابل برنامه‌ریزی در بازه تقریبی ۲۰۰ تا ۶۰۰ میلی‌ولت تفاضلی؛
- امپدانس خروجی قابل تنظیم (مثلاً در بازه ۴۰ تا ۶۰ اهم)؛
- پیاده‌سازی به صورت segmented driver جهت بهینه‌سازی توان و سیگنالینگ.

▪ Pre-emphasis / Equalization:

- پیاده‌سازی equalization در سمت فرستنده به صورت FIR؛
- حداقل ۲ (main + post-cursor) tap و ترجیحاً ۳ tap؛
- ضرایب قابل برنامه‌ریزی با دقت حداقل ۳ بیت؛
- امکان تنظیم میزان pre-emphasis متناسب با شرایط کانال.

• Clocking و کیفیت سیگنال:

- تولید سیگنال با jitter پایین و سازگار با لینک‌های پرسرعت کوتاه‌برد؛
- طراحی باید به گونه‌ای باشد که امکان دستیابی به jitter در حد چند پیکوثانیه RMS فراهم

باشد.

• توان مصرفی:

- طراحی باید با هدف دستیابی به بهره‌وری انرژی در حد چند پیکوژول بر بیت انجام شود.

۴-۲- بخش گیرنده (RX)

• Front-End (AFE);

- Input signaling:
 - Differential / Single-ended (معمولاً differential)؛
 - Voltage swing range (مثلاً: ۱۰۰ to ۴۰۰ mVppd)؛
 - Common-mode range (مثلاً: ۰.۴ to ۰.۸ V).
- Termination:
 - On-die termination : $50\Omega \pm 1\%$ (programmable preferred);
 - Calibration method (ZQ / replica bias).
- Bandwidth آنالوگ گیرنده باید حداقل برابر Nyquist frequency باشد و امکان peaking برای جبران افت کانال فراهم گردد؛
- حداقل $Nyquist \times 0.7$ (برای PAM^۲)؛
- برای data rate هدف (مثلاً ۱۶ GHz $\rightarrow BW \approx 8$ GT/s)؛
- Equalization;
- CTLE;
- Programmable gain peaking (مثلاً ۰ to ۱۲ dB)؛
- Zero/pole tenability;
- استفاده از DFE اختیاری است و باید با تحلیل trade-off بین توان، پیچیدگی و بهبود BER توجیه شود؛
- تعداد tap ها: ۱-۵ tap؛
- Adaptive / fixed;
- Optional;
 - VGA (Gain control loop)
 - Channel loss target : -20 to -10 dB @ Nyquist
- Sampler / Slicer;
- Type : Strong-arm latch / sense amp;
- Offset tolerance : > 20 mV $\pm$ ؛
- Input-referred noise target;
- Aperture time constraint;
- Clocking Interface;
- Clock from CDR;
- Multi-phase clock (e.g., $4/8/16$ phase);
- Duty cycle tolerance;
- Performance Metrics;
- BER target $\leq 10^{-12}$ (typical for UCle short reach);

- Sensitivity: Minimum detectable swing (~ 50 mV). Sensitivity باید به صورت minimum input swing برای دستیابی به BER هدف تعریف و گزارش شود؛
- Jitter tolerance: Sinusoidal + Random jitter mask;
- Power Target;
- توان مصرفی هدف کمتر از 20-10 mW per lane در نرخ 16 GT/s و شرایط nominal است.

۳- Clocking

- استفاده از نوع CDR (Alexander) Bang-bang تو صیه می شود، اما سایر معماری ها در صورت ارائه تحلیل فنی قابل قبول هستند؛
- Loop bandwidth: 1-10 MHz بسته به jitter profile
- Loop order: 2nd order
- Damping factor: ~ 0.7 (critically damped).

۴- Training & Calibration

- Link training FSM;
- Deskew;
- Timing calibration.

۵- Interface

- UCIE PHY interface;
- Elastic buffers.

۶- Power Management

- Low power states;
- Dynamic clock gating.

۷- DFT

- Loopback modes;
- Built-in self-test (BIST).

۴-۸ الزامات UCIE Streaming و پروتکل سبک

پشتیبانی از UCIE Streaming mode در سطح PHY الزامی است. جزئیات دقیق این حالت (lane bonding، alignment، flow control) باید در proposal تشریح شود. همچنین ارائه یک لایه پروتکل سبک (adapter) باید در نظر گرفته شود که دارای ویژگی های زیر باشد:

۱- مسیر داده (Data Path):

- عرض رابط قابل تنظیم (مثلاً ۱۲۸، ۲۵۶ یا ۵۱۲ بیت)؛
- توان عملیاتی هم تراز با نرخ PHY با حداقل سربار.

۲- بسته بندی داده (Packetization):

- ارسال مبتنی بر flit یا packet با اندازه ثابت یا قابل تنظیم؛
- سر بار header حداقلی.
- ۳- کنترل جریان (Flow Control):
- مبتنی بر credit یا معادل آن باشد و نحوه عملکرد آن کاملاً مستند شود؛
- پشتیبانی از backpressure.
- ۴- قابلیت اطمینان و تشخیص خطا:
- استفاده اجباری از CRC (مثلاً ۱۶-CRC یا ۳۲-CRC) نوع CRC باید متناسب با عرض لینک انتخاب و توجیه شود؛
- هدف BER در حد ۱۰^{-۱۲} یا بهتر؛
- در صورت استفاده از مکانیزم retry، شرایط فعال سازی، زمان بازپخش، و تعامل آن با flow control باید مشخص شود.
- ۵- تأخیر (Latency):
- طراحی باید کمترین تأخیر ممکن را با حفظ قابلیت اطمینان و پایداری لینک هدف گذاری کند و گروه مجری باید تخمین کمی latency end to end را در پیشنهاد خود ارائه دهند. پیشنهاددهنده باید موارد زیر را گزارش کند: تأخیر PHY، تأخیر لایه adapter.
- ۶- مدیریت لینک (Link Management):
- پشتیبانی از deskew و هم ترازی lane ها؛
- سازگاری با فرآیند training و initialization در UCIe.

۵- شرایط و الزامات تست، ارزیابی و تأیید

مجری باید مجموعه‌ای از آزمون‌های سطح RTL و سطح mixed signal و سطح سیلیکن پس از tape-out را تعریف و اجرا کند:

- Functional verification (SystemVerilog/UVM) با test bench مستند؛
- simulation در سطح SPICE برای بلوکهای آنالوگ؛
- Mixed-signal co-simulation برای مسیر TX/RX؛
- ارزیابی eye opening، jitter tolerance و sensitivity؛
- اندازه گیری BER در سناریوهای تعریف شده؛
- اعتبار سنجی link training و deskew و calibration؛
- تحلیل اثر channel و package بر performance.

تست‌های کلیدی:

- BER measurement;
- Eye diagram analysis;
- Jitter tolerance;
- Link training validation;
- Channel modeling (package-aware).

ارائه test plan و acceptance criteria الزامی است. این موارد لازم است پیش از پذیرش به تأیید به مرکز ملی پیشران طراحی تراشه برسند.

۶- خروجی‌ها و موارد تحویلی مورد انتظار

۶-۱- خروجی‌های شبیه‌سازی و ملزومات نمونه‌سازی:

- RTL (Verilog/System Verilog) و مدل رفتاری؛
- Analog schematics;
- Layout (GDSII);
- LVS/DRC reports;
- Extracted netlists (PEX);
- Timing models (Liberty);
- IBIS/AMI models در صورت نیاز؛
- Test bench and verification environments;
- Test plan and test report;
- معماری سطح بلوک (Block Diagram)؛
- تعریف پروتکل (ساختار packet، کنترل جریان، مدیریت خطا)؛
- تحلیل تأخیر و توان عملیاتی؛
- تخمین مساحت و توان در فناوری هدف؛
- specification معماری و interface؛
- user guide / integration guide;
- Floorplan پیشنهادی؛
- Power grid strategy;
- ESD strategy برای I/O؛
- Package model assumptions.

۶-۲- ملزومات باندینگ

اندازه، موقعیت، گام و نقشه‌ی چیدمان تمام باندپدها، نقشه اتصالات (Bonding Diagram) و ... جز مواردی است که طراح باید پس از اتمام طراحی در اختیار مرکز ملی پیشران طراحی تراشه قرار دهد.

۶-۳- فایل‌های مستندسازی و تدوین دانش فنی

- Datasheet اولیه IP؛
- معماری بلوک PHY و دیاگرام‌ها؛
- Manual استفاده و دستورات کنترلی؛
- کد متن نرم‌افزار (Source Code).

۷- قابلیت چپل‌تی داشتن (Chiplet-ready)

این PHY باید برای استفاده در معماری chiplet مبتنی بر die to die communication مناسب باشد و از نظر ابعاد رابط، محدودیت bump pitch، package / interposer، power، latency، efficiency و scalability با چنین سامانه‌هایی سازگار باشد:

- قابل استفاده در معماری‌های chiplet باشد؛
- پشتیبانی از interposer-based اتصال؛
- scalable lane architecture؛
- این PHY باید برای short reach channel تا ۱۰ mm طراحی شود و تلفات کانال در فرکانس Nyquist باید در حدی باشد که BER هدف حفظ شود؛
- latency optimized برای die-to-die؛
- طراحی باید با فرض استفاده در advanced packaging (مانند silicon interposer یا organic substrate) انجام شود و محدودیت‌های bump pitch ($\sim 40\mu\text{m}$ یا کمتر) در نظر گرفته شود.

۸- زمان‌بندی اجرای طرح

برای اجرای طرح ۱۸ ماه زمان پیش‌بینی شده است:

- طراحی معماری و شبیه‌سازی و تولید GDS II: ۱۰ ماه؛
- نمونه‌سازی (Tape out): ۶ ماه؛
- باندینگ، تست و ارزیابی و گزارش‌نویسی: ۲ ماه.

۹- حمایت‌ها

۹-۱- کمک‌هزینه طراحی

کمک هزینه نیروی انسانی جهت پژوهش و طراحی تا سقف ۳ میلیارد تومان و طبق دستورالعمل بنیاد علم ایران در سال ۱۴۰۵ به شرح زیر خواهد بود:

- هیئت علمی: ۵۰ میلیون تومان در ماه (مجموع بودجه اعضای هیئت علمی در طرح نباید بیش از ۲۰ درصد بودجه طرح باشد)؛
- دانشجو پسا دکتري: ۳۰ میلیون تومان در ماه؛
- دانشجو دکتري: ۱۵ میلیون تومان در ماه؛
- دانشجو کارشناسی ارشد: ۸ میلیون تومان در ماه.

۹-۲- خدمات نمونه‌سازی (Tape out)

ارائه خدمات دسترسی به کارخانه ساخت تراشه (Foundry) و دریافت تکنولوژی فایل (PDK) جهت ایجاد فایل GDS II و نمونه‌سازی تراشه‌ها از طریق مرکز ملی پیشران طراحی تراشه و با حمایت برنامه ملی میکروالکترونیک معاونت علمی، فناوری و اقتصاد دانش‌بنیان خواهد بود.

۹-۳- خدمات باندينگ و تست

این خدمات نیز با حمایت برنامه ملی میکروالکترونیک معاونت علمی، فناوری و اقتصاد دانش‌بنیان و از طریق مرکز ملی پیشران طراحی تراشه ارائه خواهد شد.

۱۰- مالکیت معنوی

مالکیت کلیه دستاوردها و خروجی‌های فنی و علمی پروژه شامل کدهای HDL، بلوک‌های IP، طرح فیزیکی GDSII، اسرار فنی، مستندات و ... متعلق به طراح خواهد بود، لکن مرکز ملی پیشران طراحی تراشه اجازه بهره‌برداری غیرانحصاری، دائمی، غیرقابل فسخ و رایگان از تمامی این دستاوردها و خروجی‌ها را خواهد داشت و می‌تواند از آن‌ها در پروژه‌های دیگر استفاده نماید.