

بسمه تعالی

درخواست طرح پیشنهادی (RFP)

پژوهش، طراحی، نمونه سازی، تست و تدوین دانش فنی بلوک

PHY و DDR

با فناوری ۴۰ نانومتر Mixed Signal

تیر ماه ۱۴۰۵

۱- مقدمه

با افزایش نیاز به انتقال داده با سرعت بالا در سامانه‌های محاسباتی، شبکه‌های پرسرعت، حافظه‌های HBM/GDDR و سیستم‌های ذخیره‌سازی، طراحی بلوک‌های High-Speed I/O PHY به یکی از بخش‌های حیاتی تراشه‌های پیشرفته تبدیل شده است. این بلوک‌ها مسئول تبدیل سیگنال‌های دیجیتال داخلی تراشه به سیگنال‌های الکتریکی فیزیکی روی پدها و بالعکس هستند. بلوک‌های PHY، عملکرد صحیح رابط‌های DDR را تضمین می‌کنند و نقش مهمی در پایداری، توان، و پهنای باند تراشه‌ها دارند. این فراخوان صرفاً بر PHYهای DDR۴ برای ارتباط off-chip متمرکز است.

۲- هدف فراخوان

هدف اصلی این فراخوان طراحی، ساخت و تست آزمایشگاهی یک PHY DDR۴ شامل بخش‌های آنالوگ و دیجیتال برای ارتباطات با تراشه DRAM واقعی است. این پروژه شامل طراحی DRAM die نمی‌باشد و حافظه DDR۴ روی PCB قرار خواهد داشت. همچنین این طرح فقط PHY DDR را در بر می‌گیرد و شامل memory controller نیست. این فراخوان با هدف پاسخ به همین نیاز و توسعه IP Blocks قابل اتکا، قابل استفاده در صنعت منتشر می‌شود. طراحی باید به گونه‌ای انجام شود که قابلیت توسعه به نسل‌های بعدی (مانند LPDDR یا PHYهای مبتنی بر معماری‌های پیشرفته‌تر) را داشته باشد.

۳- مدل اجرای طرح

طرح باید در فرآیند mixed signal نود فناوری ۴۰ نانومتر اجرا شود. در همین راستا، فایل‌ها و اسناد لازم شامل PDK فناوری مذکور، توسط مرکز ملی پیشران طراحی تراشه در اختیار مجری قرار خواهد گرفت و پشتیبانی‌های فنی و نرم‌افزاری از تیم مجری به عمل خواهد آمد. پس از اتمام طراحی، فایل‌های GDSII مربوطه توسط مرکز ملی پیشران طراحی تراشه و با حمایت برنامه ملی میکروالکترونیک، برای ساخت (Tape Out) به کارخانه تولید کننده تراشه (Foundry) ارسال خواهد شد و مجری نیازی به تعامل شخصی با Foundry نخواهد داشت. پس از ساخت تراشه، عملیات باندینگ توسط مرکز ملی پیشران طراحی تراشه و در نهایت تست و ارزیابی آن مشترکاً توسط مجری و مرکز ملی پیشران طراحی تراشه انجام خواهد گردید.

۴- دامنه و محدوده طرح‌های پیشنهادی

مساحت مورد نیاز طراحی ترجیحاً باید کمتر از ۴ میلی‌متر مربع برای یک کانال ۱۶x باشد و طرح‌های پیشنهادی باید شامل طراحی، شبیه‌سازی، سنتز، ساخت، ارزیابی و ارائه die حداقل ارائه یک کانال کامل DDR۴ PHY شامل حداقل data width ۱۶x در سیلیکون باشند:

DDR۴ PHY

- پشتیبانی از DDR۴-۲۱۳۳ و DDR۴-۲۴۰۰ الزامی است. پشتیبانی از نرخ داده تا ۲۴۰۰ MT/s (DDR۴-۲۴۰۰) الزامی است. طراحی باید قابلیت عملکرد پایدار در بدترین شرایط PVT (تغییرات +/۱۰ درصد برای vdd، رنج دمایی ۰ تا ۸۵ درجه و گوشه‌های پروسس) را داشته باشد و حاشیه زمانی (Timing Margin) در گزارش نهایی ارائه گردد؛
- تطبیق با استاندارد JEDEC DDR۴ الزامی است؛
- اگر چه طراحی Memory Controller در دامنه این پروژه نیست، اما ارائه یک PHY controller حداقلی (PHY-side control logic) برای انجام فرآیندهای initialization، training و calibration الزامی است. این بخش می‌تواند از طریق رابط DFI توسط یک کنترلر خارجی نیز قابل کنترل باشد؛
- مدارهای address/command phy، DQ، DQS، DM، CK و ZQ calibration و internal reference generation، و on die termination controller و PHY داخلی؛
- طراحی و پیاده‌سازی حداقل یک کانال DDR۴ با عرض باس ۱۶ بیت داده (اختیاری: ۸ ECC بیت)؛
- توان مصرفی PHY در حالت DDR۴-۲۴۰۰ برای یک کانال ۱۶x باید گزارش شود. هدف پیشنهادی کمتر از ۸۰۰ میلی‌وات در شرایط Typical (VDD nominal، دمای اتاق، الگوی ترافیک مشخص) است. روش اندازه‌گیری باید به‌طور کامل مستند شود؛
- پشتیبانی از Calibration و تمامی طرح‌ها باید الزامات چپ‌لایه زیر را رعایت کنند:
 - DDR۴ PHY موضوع این طرح، مطابق استاندارد DFI نسخه ۴،۰ باشد. به DDR controller متصل خواهد شد و رابط حافظه آن مطابق استاندارد JEDEC DDR۴ برای اتصال off-package به DRAM روی PCB طراحی و تست خواهد شد. برای اتصال به DRAM، باید الزامات SI تعیین و به دقت شبیه‌سازی (EM simulation) شوند. تحلیل SI باید شامل شبیه‌سازی کانال کامل (Driver + Package + PCB trace + Connector + DRAM model) با استفاده از مدل‌های IBIS یا equivalent باشد. ارائه Eye Diagram و انطباق با JEDEC mask الزامی است؛
 - پشتیبانی از Clock Domain و Multiple Power Domain؛
 - ارائه مدل I/O، Floorplan، Pin Assignment برای MPW.

۵- خروجی ها و موارد تحویلی مورد انتظار

۵-۱- خروجی های شبیه سازی

- RTL و تست بنچ کامل؛
- شبیه سازی Corner Case و Throughput؛
- گزارش Coverage و Functional Verification؛
- ارائه تحلیل SI شامل شبیه سازی (PCB trace + connector + DRAM model) channel و گزارش تطابق با DDR⁴ eye mask الزامی است.

۵-۲- ملزومات نمونه سازی (Tape out)

- DRC/LVS clean;
- فایل های Tape-Out Ready؛
- فایل های پکیج تست برای ساخت MPW.

۵-۳- ملزومات باندینگ

اندازه، موقعیت، گام و نقشه ی چیدمان تمام باندپدها، نقشه اتصالات (Bonding Diagram) و ... جز مواردی است که طراح باید پس از اتمام طراحی در اختیار مرکز ملی پیشران طراحی تراشه قرار دهد.

۵-۴- ملزومات تست و ارزیابی

- طراحی و ساخت برد تست ساده برای ارزیابی PHY، DDR⁴ شامل مسیرهای TX/RX، کانکتور مناسب، تغذیه ها و نقاط تست. تست سازگاری با حداقل دو ماژول DDR⁴ تجاری (DIMM یا discrete DRAM) الزامی است. تست با حداقل دو DRAM ساخته شده توسط دو شرکت مختلف مثلاً سامسونگ و میکرون باید انجام شود؛
- ارائه گزارش Eye Diagram، Timing Margin Sweep و BER measurement در فرکانس هدف الزامی است؛
- ارائه متن کد firmware یا اسکریپت های اولیه برای راه اندازی PHY، تنظیم رجیسترها و انجام تست های پایه؛
- تست Power، Latency، Throughput؛
- تست Corner (ولتاژ و دما) در حد امکانات آزمایشگاهی و با گزارش محدودیت ها؛
- Silicon Validation Report شامل مقایسه با مدل پیش بینی شده.

۵-۵- فایل های مستند سازی و تدوین دانش فنی

- Timing constraints (SDC);

- Liberty models (در صورت امکان)؛

- IBIS models برای I/O؛

- Datasheet اولیه IP؛

- معماری بلوک PHY و دیاگرام‌ها؛

- راهنمای ادغام با DDR controller و DRAM؛

- Manual استفاده و دستورات کنترلی؛

- کد متن نرم‌افزار (Source Code).

۶- زمان‌بندی اجرای طرح

برای اجرای طرح ۱۸ ماه زمان پیش‌بینی شده است:

- طراحی معماری و شبیه‌سازی و تولید GDS II: ۱۰ ماه؛

- نمونه‌سازی (Tapeout): ۶ ماه؛

- باندینگ، تست و ارزیابی: ۲ ماه.

۷- حمایت‌ها

۷-۱- کمک‌هزینه طراحی

کمک هزینه نیروی انسانی جهت پژوهش و طراحی تا سقف ۳,۵ میلیارد تومان و طبق دستورالعمل بنیاد علم ایران در سال ۱۴۰۵ به شرح زیر خواهد بود:

- هیئت علمی: ۵۰ میلیون تومان در ماه (مجموع بودجه اعضای هیئت علمی در طرح نباید بیش از ۲۰ درصد بودجه طرح باشد)؛

- دانشجوی پسا دکتري: ۳۰ میلیون تومان در ماه؛

- دانشجوی دکتري: ۱۵ میلیون تومان در ماه؛

- دانشجوی کارشناسی ارشد: ۸ میلیون تومان در ماه.

۷-۲- خدمات نمونه‌سازی (Tape out)

ارائه خدمات دسترسی به کارخانه ساخت تراشه (Foundry) و دریافت تکنولوژی‌فایل (PDK) جهت ایجاد فایل GDS II و نمونه‌سازی تراشه‌ها از طریق مرکز ملی پیشران طراحی تراشه و با حمایت برنامه ملی میکروالکترونیک معاونت علمی، فناوری و اقتصاد دانش‌بنیان خواهد بود.

۷-۳- خدمات باندینگ و تست

این خدمات نیز با حمایت برنامه ملی میکروالکترونیک معاونت علمی، فناوری و اقتصاد دانش بنیان و از طریق مرکز ملی پیشران طراحی تراشه ارائه خواهد شد.

۸- مالکیت معنوی

مالکیت کلیه دستاوردها و خروجی های فنی و علمی پروژه (شامل کدهای HDL، بلوک های IP، طرح فیزیکی GDSII، اسرار فنی، مستندات و ...) متعلق به طراح خواهد بود، لکن مرکز ملی پیشران طراحی تراشه اجازه بهره برداری غیرانحصاری، دائمی، غیرقابل فسخ و رایگان از تمامی این دستاوردها و خروجی ها را خواهد داشت و می تواند از آنها در پروژه های دیگر استفاده نماید.